## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-184937

(43) Date of publication of application: 01.07.1992

(51)Int.CI.

H01L 21/331 H01L 29/73

(21)Application number: 02-312701

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:


20.11.1990

(72)Inventor: YAMAGUCHI KAZUO

### (54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

#### (57)Abstract:

PURPOSE: To reduce the area and the power consumption of an element and improve the operation speed, by forming all of the inactive base region, the active base region and the emitter region in a selfalignment manner to an element isolation region. CONSTITUTION: Around polycrystalline Si 106a on a first island region 104a formed on a P-type Si substrate 101, polycrystalline Si 121a, 121b of a base region and an emitter region are formed so as to be in contact with a part of the region 104a, and polycrystalline Si 122 of a collector region is formed on a second island region 104b. The region 104b is turned into an N+ type island region 104c. Inactive base regions 123a, 123b are formed in the region 104a as the result of diffusion from the Si 121a, 121b by heat-treating. An active base region 124 is formed in the region 104a for an aperture part 129 by heattreating. The aperture part 129 is formed in a CVD oxide film formed on the substrate 101, polycrystalline



Si 126 containing As is patterned, and an emitter region 127 is formed in a region 127 by heat-treating.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### ⑩日本国特許庁(JP)

**卯特許出願公開** 

# ◎ 公 開 特 許 公 報 (A) 平4-184937

®Int. Cl. \*

**鹽別配号** 

庁内整理番号

**四公開** 平成 4 年(1992) 7 月 1 日

H 01 L 21/331 29/73

7735-4M H 01 L 29/72

審査請求 未請求 請求項の数 2 (全13頁)

❷発明の名称

半導体集積回路装置の製造方法

②特 願 平2-312701

②出 願 平 2 (1990)11月20日

個発 明 者

山口 和夫

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

创出 類 人

沖電気工業株式会社

東京都港区虎ノ門 1 丁目 7 番12号

**79**代 理 人 弁理士 菊 池 弘

明 細 1

1. 発明の名称

半導体集積回路装置の製造方法

2. 特許請求の範囲

(I) 半導体基板上にエピタキシャル層を形成し、 腹エピタキシャル層の表面に不純物ドープの多結 シリコン、窒化膜および酸化膜の積層膜バター ンを形成し、核バターン側壁に酸化膜のサイドウ ォールを形成する工程と、

その積層膜パターンとサイドウォールで固定して前記エピタキシャル層に素子分離領域を形成する工程と、

その後、積層膜パターン最上層の酸化膜および サイドウォールを除去する工程と、

次いで、積層膜パターン下層の多結晶シリコン 側端部を酸化し、酸化膜に変換する工程と、

その後、積層膜パターン中間層の窒化膜を除去し、さらに多結晶シリコン開始の酸化膜を除去し、 残存した多結晶シリコン周囲の表面上に、前記素 子分離領域で囲まれたエピタキシャル層島領域の 露出表面に一部が接してベース電極としての多結 晶シリコンを形成する工程と、

その後、不純物導入の有無によるエッチング速度差を利用して的記積層膜パターン下層の疾存多結晶シリコンを除去し、閉口部を形成する工程と、

次いで、前記ペース電極としての多結晶シリコンに不能物を導入し、さらに該多結晶シリコンからの不能物拡散で前記エピタキシャル層島領域内に不活性ペース領域を形成する工程と、

その後、前記閉口部部分の前記島領域に、不純物導入により活性ベース領域を形成する工程と、その後、前記閉口部の側壁に CVD 法と異方性エッチングで酸化膜を形成し、閉口部を、縮小されたエミック閉口部とする工程と、

そのエミッタ閉口部に多結晶シリコンを形成し、 該多結晶シリコンからの不純物拡散で活性ベース 領域内にエミッタ領域を形成する工程とを具備し、 てなる半進体集積回路装置の製造方法。

(2) 半導体基板上にエピタキシャル層を形成し、 該エピタキシャル層の表面に窒化酸と酸化膜の積 岩臓パターンを形成し、旅パターン観望に酸化質 のサイドウォールを形成する工程と、

その被馬頭パターンとサイドウォールで罰定して前記エピタキシャル層に素子分離領域を形成する工程と、

要面に多結晶シリコンを生成した後、該多結晶シリコンを前記積層膜パターンとサイドウォール部分から除去し、さらに積着膜パターン上層の酸化膜とサイドウォールを除去することにより、前記案子分離領域で囲まれたエピタキシャル層島領域の一部を露出させる工程と、

その製出部に、前記積層膜パターンの下層である 霊化膜上にも横方向に成長させて単結品シリコンを成長させ、同時に一体に、前記島領域の問題に 残存している前記多結晶シリコン上に多結晶シリコンを成長させる工程と、

それら多結晶シリコンと単結晶シリコンに不能 物を導入し、さらに無処理を行って前記単結晶シ リコンから前記島領域に不統物を拡散させること により、島領域内に不活性ベース領域を形成する

半導体集積区にCL/CHU 系で BCL/CHU 系で BCL/CHU 系で BCL/CHL 系で BCL/CHL 系 医 BCL/CHL 系 E BCL/CHL A BCL/CHL

一方、ベース抵抗の低減には、不活性ベース層を低抵抗化して可能な限りエミッタに近接させると共に、エミッタを積くしてエミッタ直下の活性ベース層の抵抗を減少させることが必要である。

(2) 工業と、

> 前記版処理時に多結晶シリコンおよび単結晶シ リコン表面に形成された酸化酸をマスクとして前 記機層膜パターン下層の変化膜の一部をエッチン グして、関口部を形成する工程と、

> その関口部部分の前記島領域に、 不純物 導入により活性 ベース領域を形成する工程と、

前記開口部の側壁にCVD法と異方性エッチングで酸化膜を形成し、閉口部を、縮小されたエミッタ開口部とする工程と、

そのエミッタ開口部に多結晶シリコンを形成し、 該多結晶シリコンからの不能物拡散で活性ペース 内にエミッタ領域を形成する工程とを具備してな る半導体集積回路装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体集積回路装置の製造方法に 係わり、特にバイポーラ型半導体素子の製造方法 に関するものである。

(従来の技術)

また、利得帯域幅積の向上には、エミッタ及びベース接合を浸接合化すると共にコレクタのエピタ キシャル層を薄くすることが有効である。

これらの事項を実現することを目的として提案 された従来技術として、特開昭63 — 261746号公報 に開示された製造方法を説明する。

第3図(A)~(F)は、上紀技術の工程断面図を、 したものである。この第3図では図面が煩雑にな るのを避けるため、一部の膜が省略されて描かれ ている。

第3回(A) は厚い酸化膜による業子分離後、約300人の多結晶シリコンを形成し、表面を 200人程度酸化(図示せず)したのち、1000~2000人の窒化膜をベース電極及びレクタ電機を形成する部分に選択的に形成した状態を示し、301 は P・型シリコン基板301 上に形成されたN・型埋込鉱散層、303 は埋込鉱散層 302 上に形成とた形成されたN・型エピタキシャル層 304 は シリコン基板301 及び埋込鉱散層 302 上に形成した素子分離酸化膜、306 はエピタキシャル層303 及び

307 は多結晶シリコン306 上に形成した官化獣で ある。 M・型エピタキシャル層 303 は、業子分離酸 化膜304 によって、ベース・エミッタ形皮領域の 第 1 の 品質 域 3 0 3 a と、コレクタ 形成 領域 の第 2 の 島鎖域303bに分けられる。

次に、第3図(B) に示すように多結晶シリコン 306 を選択酸化し、多結晶シリコン306a, 306b. 306cを形成する。309 は多結晶シリコン306 の酸 化膜である。次に、コレクタ電極多結晶シリコン 306c上の窒化膜307 を選択的に除去し、コレクタ 電極多結晶シリコン306cに増をイオン往入し、熱 処理を行って第 2 の 島 領域 3 0 3 b を コ レ ク タ 抵 抗 低 減用 N・型領域305 とする。その後、ベース電極多 「「晶シリコン306a、306bに窒化膜307 を介して硼 素を 1~5×10<sup>11 cm-1</sup>程度にイオン往入を行い、 900 七程度の温度でアニールを行ってペース電極 多 結 晶 シリ コ ン 3 0 6 a 。 3 0 6 b 中 の 硼 素 織 度 を 均 一 化 する。次いで、多結晶シリコン酸化膜309 のうち エミッタ形成領域部分309aを選択的に除去し、内

煮子分離酸化酸304 上に形成した多結晶シリコン、(3) 莹を酸化して 200人程度の内壁酸化膜314 を形成 する。この時、多枯磊シリコン306a、306bからの 拡散によりP・型の不能性ペース\$10 がエピタ キシ + ル層の第1 の島領域303a内に形成される。 この 投盤を集3 図(C) に示す。

> 次に、BFa を 1 ~ 5 × 10<sup>12</sup> cm<sup>-1</sup>程度イオン往入 して第1の島領域303a内に第3回(D) に示すよう に活性ベース311 を形成した後、岡第3図(D) に 示すように全面に1000人程度の酸化膜と2000人程 度の多結晶シリコン316 をCVDで形成する。な お、第3図(D) ではCVD酸化酸は図示が省略さ れている.

> 次に、反応性イオンエッチングを用いて多 結晶 シリコン316 をエッチングし、さらに C V D 酸化 膜と酸化膜314 のエッチングを行い、第 3·図(E) のようにエミッタの関口を行う。この時、多結晶 シリコン316 とCVD酸化膜および酸化膜314 は 開口部の側壁のみに残り、変化膜307 による 閉口 郎よりも狭いエミッタ 閉口がセルファライン で開 口される。又、同時に第3図(E) のようにコレク

夕電極多結晶シリコン306cが露出する。

次に、全面に3000人程度の多結晶シリコン317 を堆積し、麦面を 200人程度酸化したのち砒素を 10 <sup>1 \*</sup> cm <sup>- \*</sup>程度イオン注入する。

そして、酸化酸(図示せず)と多結晶シリコン 317 さらには盤化膜307 を第3図(F) に示すよう 」エッチングし、 熱処理により多結晶シリコン 317からの拡散で話性ベース311 中にエミッタ312 を形成する。

次に、多結晶シリコン306a、306b、317 の表面 の薄い酸化製を除去後、白金を蒸着し熱処理を行 って多結晶シリコン裏面に白金シリサイド319 を 形成する。抵抗上などシリサイド化しない部分に は上記簿い酸化酸を残しておく。酸化膜上に未反 応のまま残った白金は王水によって除去する。そ の後、全面にCVD酸化膜320 を堆積させる。

最後に、コンタクトホールを閉口し、金属電極 配線318 の形成を行う。

以上のような製造方法によれば、多結晶シリコ ンの選択酸化領域にエミッタを形成し、線酸化領 域に関接する残存多結晶シリコンからの拡散によ り、高濃度不活性ベースを形成するので、高濃度 不活性ベースとエミッタとの間隔を着しく 箱 小す ることができ、また量小設計寸法よりも幅の狭い エミッタを形成することができる。又、ペース領 域全体の幅は、最小数計寸法の三倍でよいためべ ース・コレクタ接合容量を低波する事ができる。 又、エミッタ接合のほとんど全てが、低濃度の活 性ベースとの接合であり、エミッタ幅の縮小と相 俟ってエミッタ・ベース接合容量も減少される。

また、接合深さは0.3 m以下に形成することが できるので、エピタキシャル層を1mまたはそれ 以下に薄膜化することができ、キャリアのコ レク 夕空乏層走行時間が短縮する。又、上述の接合容 量の減少によりコレクタ時定数、エミッタ時定数 が短縮し、これらにより利得帯域帽積を向上させ ることがてきる。従って、トランジスタのベース 抵抗、寄生容量を低減し、利得帶城幅積を向上さ せることができるので、者しい高速化を達成する ことができるという特長を有している。

#### (義明が解決しようとする疑問)

更に、エミッタ明口幅は、量小設計寸法で変化 製307 をエッチング除去した領域の多結品シリコン306 を酸化して除去した関ロ部で、CVD法により付着形成させた多結品シリコン膜316 の厚定と異方性エッチング量に依存して最終的に決定される。従って種々の工程に於ける制御無差が累積されるため、所期の目的の値にエミッタ明口幅を

たものである。詳細には次のような製造方法とする。

ル階島領域の露出表面に一部が接してペース電極

としての多結晶シリコンを形成する。そ 後、不

装物導入の有無によるエッチング速度差を利用し

て前記積屋膜パターン下層の残存多結晶シリコン

仕上げることは困難であった。その上、多館品シリコン職耳は、後続の工程との関係で無制限に厚く形成することはできず、そ 結果、最小設計寸法に拘らずエミッタ閉口都を縮小することは不可能であった。従って、これらも一層の高速化を推進する上での大きな妨げとなっていた。

この発明は上記の点に避みなされたもので、従来の問題点を解決し、より低情要電力で高速動作が可能なパイポーラ型半導体集積関路装置を得ることができる、その製造方法を提供することを目的とする。

#### (課題を解決するための手段)

この発明は、バイボーラ型半導体集積回路装置の製造方法において、電子分離領域に対し、不てく 自己整合で形成するようにしたものである。さらには、エミッタ間口部を、CVD酸化農と異った性エッチング技術、あるいはエピタキシル・フラテラル・オーバーグロース(ELO)技術とCVD 酸化酸形成技術を活用して紹小形成するようにし

ウォール部分から除去し、さらに積層膜パターン (5) に多結晶シリコンを形成し、終多結晶シリコンか 上層の酸化膜とサイドウォールを除去することに より、質配素子分離領域で囲まれたエピタキシャ ル磨島領域の一部を露出させる。その舞出部に、 前記 積層膜 パターンの下層である 窒化膜上にも 横 方向に成長させて単結晶シリコンを成長させ、同 150に一体に、前記島領域の周囲に残存している前 記多結晶シリコン上に多結晶シリコンを収長させ る。それら多結晶シリコンと単結晶シリコンに不 統制を導入し、さらに熱処理を行って前記単結晶 シリコンから前記島領域に不純物を拡散させるこ とにより、鳥質城内に不活性ベース領域を形成す る。前記熟処理時に多結晶シリコンおよび単結晶 シリコン裏面に形成された酸化膜をマスクとして 物 記 種 層 膜 パターン 下層 の 窒 化 膜 の 一 都 を エッ チ ノグし、閉口部を形成する。その間口部部分の前 記鳥領域に、不能物導入により活性ベース領域を 形成する。前記閉口部の復塾にCVD法と異方性 エッチングで酸化膜を形成し、関口部を、縮小さ れたエミッタ関口部とする。そのエミッタ関口部

らの不純物は色で活性ペース内にエミック領域を 影点する。

#### (作 用)

上記この発明においては、素子分離領域に対し、 不活性ペース領域、活性ペース領域およびエミッ 夕韻娘のすべてが自己整合で形成されるため、マ スク合わせ京裕が不要となり、素子面積が大幅に 縮小される。また、 C V D 酸化膜と異方性エッチ ング技術、あるいはエピタキシャル・ラテラル・ オーバーグロース技術とCVD酸化膜形成技術を 活用することにより、エミッタ関口部は、フォト リソグラフィにより制限を受ける最小寸法以下の 任意の幅に制御良く形成される。

#### (宝监例)

以下この発明の実施例を図覧を参照して説明す

第1図はこの売明の第1の実施例を示す工 程斯 国図である。この第1の実施例を最初に説明する。 第 1 図(A) はP-型シリコン基板101 にK・型鉱散

層102 及びP・型拡散層103a、103bをそれぞれ選択 的に形成し、0.5~1mの厚さにN型エピタキシ ャル層104 を成長させ、該N型エピタキシャル層 104 の表面に酸化により約1000人の酸化膜105 を 形成し、その上に、気相成長法(以下、CVDと 呼ぶ)を用いて、約5000人の厚さで、10<sup>1</sup> cm - \* 度の砒素を含有した多結晶シリコン106 と、約 1000 人の酸化膜107 と、約5000人の変化膜108 と、 約5000人の酸化酸109 を形成したものである。

次に、第1図(18) に示すように、公知のフォト リソグラフィ技術により、パターン化された多額 晶 シリコン106a、106b、 C V D 酸化膜107a、107b、 C V D 室化膜108a、108b及び C V D 酸化膜109a、 109b (積層 讚 パターン) を 形成 し、 その 上に 約 5000人の厚さのCVD酸化製110 を付着させる。

次に、公知の異方性エッチングにより、第1図 (C) に示すように、 C V D 酸化膜110 をエッチン グし、多結晶シリコン106a、106b、 C V D 酸化膜 107a, 107b、 C V D 窓化膜108a, 108b及び C V D 酸化膜109a, 109bの積層膜の側壁部にのみCVD 敵化膜110a、110b 110c、110d (サイドウォール) を残す。このとき、酸化膜105 も選択的にエッチ ングされ、酸化膜105a、105bとなる。

次に、敵化膜105a、105b、109a、109b、110a、 110b 110c. 110dをエッチングのマスクとして、 例えばSICI、ガスを用いてエッチングを行い、第 1 図(D) に示すようにN型エピタキシャル層104 の約半分の厚みに等しい深さまで除去し、箍み を形成する。その後酸化を行うことにより、周第 1 図(D) に示すように、約1000 A の酸化膜111a, 111b. 111cを窪みの側壁と底部に形成する。

次に、約3000人の厚さのCVD電化膜を形成し、 異方性エッチングを行うことにより、第 1 図(E) に示すように、盗みと積層膜部の側壁部に残智し た C V D 富 化 膜 112a 、 112b 、 112c 、 112d を 形 成 さ # A .

次に、公知の高圧酸化技術を用いて、値み部に、 N型エピタキシャル層104 の窪み深さの約 2 倍の 農厚まで、第1図(F) に示すように酸化膜113a. 113b, 113cを成長させる。これにより、エピタキ

シャル層104 は、各積層限とそれ 側壁を振う C V D 酸化装下の第1、第2の為領域104a、104b (ベースとエミッタの形成予定領域114 およびコ レクタ形成予定領域115 の各島領域)に分かれる。 その後、顕微を用いて、微化膜形成後の複雑な形 状を呈する重化膜112a、112b、112c、112dを除去 する。この後の状態が前記第1酉(F) に示されて いる。その後フォトレジストを生布し、露光と現 徹を行うことにより、 ベースとエミッタの形成予 定領域114 を選択的に置うように、フォトレジス トを残留させ、コレクタ形成予定領域115 のフォ トレジストを除去し、エッチングにより、コレク 夕形成予定領域115 の酸化膜109b, 110c, 110d、 宣化膜108b、酸化膜107b、多結晶シリコン106b、 離化膜105bを除去する。この場合、群光時には、 厳密なマスク合わせ特度を要求されない。

次に、フォトレジストを制態後、第 1 図 (G) に示すように、約 15000 A のフォトレジスト116 を 独布し、酸素プラズマによるアッシング技術を用 いて、酸化膜109a の表面および酸化膜110a、110b

いることにより、酸化膜117a、117b及び多結晶シリコン106aの裏面を露出させる。その後、公知のエッチング技術を用いることにより、選択的に酸化膜117a、117bを除去し、更に酸化膜105aの一部も除去し、第1の島領域104aの露出部を更に広げておく。その後、フォトレジスト118 は剝離しておく

次に、第 1 図(K) に示すように、約6000人の多結晶 シリコン118 を C V D にて生成させ、さらにその上に約 10000人のフォトレジスト120 を 塗布した 後、公知のエッチング技術を用い、フォトレジスト120 と多結晶 シリコン119 の等速エッチングを 行い、約 10000人の膜厚だけ除去する。その結果、多結晶シリコン119 の変質が多結晶シリコン106aの変面と同一高さで平坦化される。

次に、第 1 図(L) に示すように、公知のフォトリングラフィ技術を用いて、ベースとエミッタ領域の多結晶シリコン121a、121bと、コレクタ領域の多結晶シリコン122 にパターン形成する。コレクタ領域の多結晶シリコン122 は第 2 の島領域

の上部を舞出させる。

次に、第1回(E) に示すように、公知のエッチング技術を用いて、鑑出した酸化膜109a、110a、110bを除去し、ベースとエミッタの形成予定 領域114 に C V D 蜜化膜108a、 C V D 酸化膜107a、多結晶シリコン106a、酸化膜105aの積層膜を残留させる。

次に、第1図(1) に示すように、約1000℃の水 蒸気雰囲気中にて酸化することにより、多結晶シ リコン106aの側端部を酸化膜117a、117bに変換させる。この酸化膜117a、117bの根方向の酸化膜厚 が、エミッタ関口幅を決定する一要因となっており、酸化時間により、所期の膜厚に制御する。そ の後、煩酸により C V D 変化膜108aを除去し、更 に公知のエッチング技術を用いて C V D 酸化! 107a、酸化膜105aの一部、酸化膜105cを除去し、 第1の島質域104aの一部表面および第2の島領域 104bの全面を露出させる。

次に、第 1 図 (J) に示すように、約 5000 A のフォトレジスト 118 を墜布し、アッシング技術を用

104b上に形成され、ベースとエミック領域の多結晶シリコン121a、121bは、多結晶シリコン106aの周囲の基板表面上に、第1の島領域104aと一部接して形成される。その後、フォトレジスト(図示せず)の制盤後、磁素含有の多結晶シリコン106aと、含有していない多結晶シリコン121a、121b、122 のエッチング速度に差があることを利用し、塩素系のガスによってドライ・エッチングし、多結晶シリコン106aのみを除去し、第1図(M) に示すように開口部129 を形成する。

次に、フォトレジストを整布し、コレクタ領域の多結晶シリコン122 を含む領域を開口し、 1 ~ 5 × 10 <sup>1 \*</sup> Ca <sup>- \*</sup> 程度の増を多結晶シリコン122 にイオン柱入する。 続いてフォトレジストを制雕後、約1000 ℃の熱処理を行うことで、多結晶シリコン 122 からの増拡散により第 1 図(K) に示すように、第 2 の島領域10 4bを N\*型島領域10 4c に変換させる。次に、フォトレジスト劉雕後、再度フォトレジストを塗布し、露光と現像を行って、ベースとエミッタ領域の多結晶シリコン121a、122b上を開口し、

1~5×10・\* ca -\* 程度の概案を多結品シリコン
121 a、121 bにイオン住入する。 続いてフォトレジストを制閣後、約900℃の設案雰囲気で熱処理することにより、多結品シリコン121 a、121 bからの数数により、不活性ベース領域123 a、123 bを第1の島はは104 a内に形成する。これら二回の拡散処理によって、多結品シリコン121 a、121 b、122 上には、約2000人の酸化型130 が形成され、閉口の設定は、約2000人の酸化130 が形成され、閉口の酸化酸131 が形成され、閉口の酸化酸131 が形成される。その形成予定領域114を適関口し、1~5×10・\* cm -\* 程度の概数114を関口し、1~5×10・\* cm -\* 程度の概数114 を関口し、1~5×10・\* cm -\* 20 の無数額域104 a内に活性ベース領域124 を形成する。

次に、約2000人の C V D 酸化膜を全面に付着形成させる。この C V D 酸化膜の膜厚によってもエミッタ幅を制御することができ、必要に応じて適宜膜厚を変化させる。その後、異方性エッチング

132. 130に公知のフォトリソグラフィ技術でコンタクトホールを閉口し、約5000人のアルミニウム等の金属をスパッタ法で付着し、公知のフォトリソグラフィ技術によりパターン形成することで金属電極128a、128b、125cを形成する。この時、多結晶シリコン電極の抵抗を低減するために、酸化験去後に、金属シリサイドを形成させ、その上に金属を付着させてもよい。

以上でこの発明の第1の実施例に係わる製造工程を終了する。

第 2 図は本発明の第 2 の実施例を示す工程断面図である。次にこの第 2 の実施例を説明する。

第 2 図(A) は、P-型シリコン基板201 にN・型鉱 散層202 及びP・型鉱散層203a. 203bをそれぞれ選 択的に形成し、0.5~1 mの厚さにN型エピタキ シャル層204 を成長させ、抜N型エピタキシャル 贈204 の表面に酸化により約1000 Aの酸化膜205 を形成し、その上に、気相成長法(以下、C V D と呼ぶ)を用いて、約5000 Aの C V D 窒化膜206 と、約5000 Aの C V D 酸化膜207 を形成したもの

次に、約3000人の厚さのCVD多結晶シリコン126 を生成させ、約500人の厚さに裏面を酸化した後、1~5×10<sup>1\*</sup> cm<sup>-1\*</sup>程度の砒素をイオン126 を、前記エミッタ閉口部を含むエミッタ形成領域に残留させるように、第1図(0)に示すように、公知のフォトリソグラフィ技術でパターン形成し、900 で前後の温度で熱処理を行うことにはり、900 で前後の温度で熱処理を行うことにはり、多結晶シリコン126 からの不能物拡散で活性ベース領域124 内にエミッタ領域127 を形成する。

最後に、第1図(P) に示すように、エミッタ、ベース及びコレクタの各多結晶シリコン電極としての多結晶シリコン126、121a、122上の酸化額

である.

次に、第2図(8) に示すように、公知のフォトリソグラフィ技術により、バターン化されたCVD変化膜206a、206b及びCVD酸化膜207a・207b(積層膜バターン)を形成し、その上に約5000人の厚さのCVD酸化膜208 を付着させる。

次に、公知の異方性エッチングにより、第 2 図(C) に示すように、C V D 酸化膜208 をエッチングし、C V D 窒化膜206a, 206bと C V D 酸化膜207a, 207bの側壁部にのみ C V D 酸化膜208a, 208b, 208c, 208d (サイドウォール)を残す。このとき、酸化膜205 の一部もエッチングされ、酸化膜205a, 205bとなる。

次に、酸化膜205a、205b、207a、207b、208a、208b、208c、208dをエッチングのマスクとして、例えばSICは、ガスを用いてエッチングを行い、第2図(D) に示すようにN型エピタキシャル層204の約半分の原みに等しい深さまで除去し、宿みを形成する。その後酸化を行うことにより、同第2図(D) に示すように、約1000人の酸化膜209a。

209b、209cを確みの側壁と底部に形成する。

次に、約3000 人の厚さ C V D 寛化戦を形成し、 美方性エッチングを行うことにより、第 2 図(2) に示すように、 窓みと 積層 膜部の 製塑部に 残留 C V D 寛化膜 210m、 210b、 210c、 210dを形成させ る。

(8)

次に、公知の高圧酸化技術を用いて、在み部に、N型エピタキシャル層 204 の塩み探さの約 2 倍の膜厚まで、第 2 図(P) に示すように酸化酸 211a.
211b、211cを収長させる。これにより、エピタキシャル層 204 は、各種層膜とそれの側壁を理でする。 なり D酸化膜下の第 1、第 2 の島領域 204a、204b(ペースとエミッタの形成予定領域 212 おかれな形での後、消費を用いて、酸化膜形成後の複雑な形での後、消費を用いて、酸化膜形成後の複雑な形が第 2 図(F) に示されて悪いない。この後の状態が第 2 図(F) に示されて悪いない。この後の状態が第 2 図(F) に示されて悪いないにより、ペースとエミッタの形成予定領域 212 にフォトレジストを残留させ、コレク形

て、同様に、コレクタ形成予定領域の多結晶シリコン214bをフォトレジストで置い、ベースとエミッタの形成予定領域およびその周辺領域の多結晶シリコン214aに1~5×10<sup>18</sup> cm<sup>-3</sup>程度の確果をイオン注入する。

次に、第2図(1) に示すように、約 10000 A の 厚さのフォトレジスト215 を被布し、さらに酸素 プラズマによるアッシング技術を用いて同第2図 (1) に示すように、ベースとエミッタの形成予定 領域の多結晶シリコン214a 表面を輸出させる。

次に、その輸出部からベースとエミッタの形成 予定領域の多結晶シリコン214a、および酸化膜 207a、208a、208b、及び酸化膜205aの一部をエッ チング除去し、第 2 図(J) に示すように、第 1 の 島額 減204aの額出 部216a、216bを形成させる。

次に、第2図(K) に示すように、窒化膜206a上でラテラル・オーバーグロースの性質を有するエピタキシャル成長を行い、露出部216a、216bに単結晶シリコン217a、217bを成長させる。このときのエピタキシャル成長条件の一例として、温度:

成予定額域213 のフォトレジストを閉口し、エッチングにより第 2 図(G) に示すようにコレクタ形成予定額域213 の酸化酸207b、208c、208d、205b及び窒化酸206bを除去する。この場合、露光時には、能密なマスク合わせ精度を要求されない。

次に、フォトレジストを制盤後、第2図(H) に示すように、CVDにより約1000人の厚さの多結晶シリコンを形成し、公知のフォトリツグラスは接続により、ベースとエミッタの形成予定領域212 にその周辺領域、ならびにコレクタ形成予定領域213 にそれぞれ残智させる多結晶シリコメトロは、214a、214bをパターン形成する。その後、フォトレジストでベースとエミッタの形成予定復い、フォトレジストでベースとエミッタの形成予定復い、10 いつの多結晶シリコン214aを復い、1 にないの多結晶シリコン214bにイオン注入で熱処で、領域で、シェトレジストの影解後、約1000でで熱処により、第2の島領域204bをH・型島領域204cとする。統い

800 ~1000で、圧力: 25~80Tore、SiHaCla 液量: 0.3 & / 分、HCl 液量: 1 & / 分、Ha 液量: 100 & / 分が推奨される。ラテラル・オーバーグロースの長さは、エピクキシャル成長時間で朝御され、エミッタ幅を決定する重要な要因の一つである。また、このとき、多結晶シリコン214a上には、前記単結晶シリコン217a, 217bと一体に多結晶シリコン218a, 218bが生成され、同様に多結晶シリコン214b上には多結晶シリコン2118cが生成される。

次に、フォトレジストを塗布し、コレクタ・コンタクトの多結晶シリコン218cの領域を閉口し、1~5×10<sup>14</sup> cm<sup>-14</sup>程度の標を多結晶シリコン218cにイオン注入する。続いてフォトレジストを剝離後、再度フォトレジストを整布し、多結晶シリコン218cの領域以外を閉口した後、1~5×10<sup>14</sup> cm<sup>-18</sup>程度の確素を単結晶シリコン217a、217bおよび多結晶シリコン218a、218bにイオン注入する。続いてフォトレジストを剝離後、約900℃の酸素雰囲気で熱処理することにより、 結晶シリコン217a。217bからの不統勢拡散で第2図(L) に示すように

括性ペース領域219a、219bを第1の島領域204a内 に形成する。こ 時、多結晶シリコン218a、218b. 218c. 214a. 214bおよび 結晶シリコン217a, 2176 表面には約1000人の酸化酸220a、220b. 220cが形成される。そして、この酸化酸220a, 220b. 220cをマスクに、第1の島領域204a上に残 存している窒化 涙 206 m の 一 都を其方性エッチング し、関口部222 を形成する。終いてフェトレジス トを整布し、前記期口部222 部分を開口し、1~ 5 × 10 <sup>1 2</sup> cm <sup>- 2</sup>程度の確業をイオン注入し、約800 とでの熱処理を行うことにより、前配期口部222 部分の第1の島領域204a内に活性ベース領域226 を形成する。次に、関口部222 の内壁を含む全面 に約2000人のC V D 酸化膜221 を付着形成させる。 1の C V D 酸化膜221 の膜厚によってもエミッタ ・幅を制御することができ、必要に応じて適宜膜厚

次に、第2図(N) に示すように、異方性エッチング技術を用いて C V D 酸化膜221 をエッチング し、 数 C V D 酸化膜221 を前記閉口部222 の 例壁

ン形成することで金属電極225a、225b、225cを形成する。この時、多結晶シリコン電極の抵抗を低減するために、酸化膜除去後に、金属シリサイドを形成させ、その上に金属を付着させてもよい。

以上でこの発明の第2の実施例に係わる製造工程を終了する。

なお、以上述べた2つの製造工程に於いて、酸化膜分解を用いずに、深い溝にシリコン等を充填する、所謂トレンチ分離を用いる方法を採用したり、トランジスタ以外にダイオード、抵抗、キャパンタ等を付加することは、この発明の趣旨を何等変更するものではない事は明らかである。

### (発明の効果)

を変化させる。

以上詳細に説明したように、この発明によれば、 素子分離領域に対し、不話性ベース領域、活性ベ ース領域及びエミッタ領域のすべてが自己整合で 形成されるため、マスク合わせ余裕が不要となり、 従来例と同一の設計基準に於いても、パイポーラ 業子面積を大幅に縮小することが可能となり、コ レクター基板間の接合容量 C \*\* \*\* 及びベースーコ 部に表すことにより、この割口部222 を、施小されたエミッタ関口部とする。この時、酸化酸205mの一部もエッチングされ、エミッタ関口部の活性ベース領域226 要面が露出する。

次に、約3000人の厚さのCVD多結晶シリコン
223 を生成させ、約 500人の厚さに要問を酸化した後、1~5×10 \*\* cm \*\* 程度の砒素をイオン223 を
前記エミッタ閉口部を含むエミッタ形成領域に残留させるように、第2図(N)に示すように、公知のフォトリソグラフィ技術でパターン形成し、
900 で前後の過度で熱処理を行うことにより、多結晶シリコン223 からの不純物拡散で活性ベース領域226 内にエミッタ224 を形成する。

最後に、第2 図(0) に示すように、エミッタ、ベース及びコレクタの各多結晶シリコン電極としての多結晶シリコン223、218a、218c 上の酸性膜227、220a、220c に公知のフォトリソグラフィ技術でコンタクトホールを開口し、約5000人のアルミニウム等の金属をスパッタ法で付着し、パター

レクタ間の接合容量 C vcを低減できる。そして、 C va及び C vcの低減により、従来例に比べ、バイボーラ型半導体集積回路装置の低消費電力化と高速化を図ることができる。

また、CVD酸化酸と異方性エッチング技術、あるいはエピタキシャル・ラテラル・オーバーグロース技術とCVD酸化酸形成技術を活用してエミッタ関口部を縮小形成したので、該エミッタ関口部をフォトリソグラフィにより製限を受ける最小寸法以下の任意の幅に制御良く形成することができ、素子の一層の高速化を達成することができる。

#### 4. 図面の簡単な鋭明

第1図はこの発明の半導体集機回路装置の製造方法の第1の実施例を示す工程断面図、第2図はこの発明の第2の実施例の工程新面図、第3図は従来の製造方法の工程断面図である。


101 … P - 型シリコン施板、104 … N 型エピタキシャル層、104a… 第 1 の 島領域、106a… 多結晶シリコン、108a… C V D 変化膜、109a… C V D 酸化

職、110a, 110b… C V D 數化數、113a, 113b… 酸 117a. 117b…酸化膜、121a. 121b…多钴品 コン、123m, 123b…不断性ベース領域、124 性ペース領域、125a, 125b… C V D 酸化酸、 … 多結晶シリコン、127 … エミック領域、 --- 関ロ都、201 --- P - シリコン基板、204 --- N ピタキシャル着、206a… C V D 変化膜、207a 208b ··· C V D 酸化酸、 a、 211b … 酸 化 膜 、 21 4a … 多 結 晶 シ リ コ ン 、 216a, 216b…舞出部、217a. リコン、219a、219b… 218a, 218b…多結晶シ 性ベース領域、220a, 220b…酸化製、221 … D 微化膜、222 … 阴口部、223 … 多結晶シリ

> **从工果株式会社** 代理人

、224 …エミッタ領域、226 …括性ベース領

# 特開平4-184937 (10)




第1図


110b

116

1090


111c Ø (D)







110a (G) 107a 106a 108a 105a (H) 106a 107a 1176 105c (1) 本発明の第1の実施例の工程断面図 第1図


(0)








本発明の第1の実施例の工程断面図 第 1 図




本発明の第1の実施例の工程新面図 第 1 図


124




本発明の第1の実施例の工程断面図 第 1 図





本発明の第2の実施例の工程新面図 第 2 図















本発明の第2の実施例の工程新面図 第 2 図








本発明の第2の実施例の工程断面図 第 2 図



本発明の第2の実施例の工程断面図 第 2 図



本発明の第2の実施例の工程断面図第 2 図


#### 特開平 4-184937 (18)


225b 220g 225g 223 225c 220c 218g 218g 218g 218c

201-1P「型シリコン基板 204:N型エピタキシャル局 206:CVD酸化膜 207:CVD酸化膜 208:CVD酸化膜 211:a・208b:CVD酸化膜 211:a・281Aシリコン 216:a・216b:東部島シリコン 216:2176:東部島シリコン 218:a・218:東部島シリコン 218:a・218:東部島シース領域 220:CVD酸化膜 221:CVD酸化膜 221:CVD酸化度 221:Sets-y原域 226:活性ペース領域


本発明の第2の実施例の工程断面図

第 2 図





(13)



従来方法の工程断面図

第 3 図